Вчера дочитал последнюю главу дополнения легендарной книги. К сожалению, на текущий момент аналогов данной книги нет. Х главы оказались немного слабее основного издания 2016 года, но уровень все равно высокий. Как всегда, упор на реальные схемы, понятная теория и иллюстрации. Всем, кто не читал - советую, особенно если читали 3е издание.

Отсканированные X главы 3его издания искусства схемотехники.

Снова про искусство схемотехники.

В свое время, читая 3е издание, старался максимально разобраться, очень помогло моделирование. Прикрепляю архив с моделями, который будет полезен тем, кто хочет полноценно изучить книгу. Модели помогают понять схему, особенно когда описание небольшое, а это частая практика для этой книги. Моделировать старался с оригинальными либо максимально похожими компонентами. В архиве, по моим оценкам, около 80-90% всех схем + упражнения (около 600-700 моделей). Некоторые главы обделены вниманием больше других, поскольку отсутствовали SPICE модели основных компонентов, либо принцип работы был понятен и так.

Важные моменты:
1. Имена моделей соответствуют картинкам в 3-ем издании;
2. Для моделирования некоторых схем понадобятся дополнительные библиотеки, я брал их с этого сайта;
3. Может потребоваться прописать пути к используемым компонентам библиотеки (особенно актуально для цифровой логики);
4. Некоторые схемы очень долго моделируются, снижайте точность решателя либо переключайтесь на альтернативный.

Потихоньку начал разбирать материалы с DesignCon 2025. Зацепила занятная статья про иммерсионное охлаждение. Пишут, что такое охлаждение более эффективно и отлично подойдет для плотных конструкций. Надлежащее охлаждение улучшает целостность сигналов, что авторы также демонстрируют. Как по мне, пока рановато говорить, что эта технология будущего, но она определенно имеет потенциал.

Обзорная статья на тему современных силовых решения с конференции APEC 2025.

Из того что я вынес для себя:
1. Рост потребления современных ASICов заставляет производителей источников питания все больше уходить в интегрированные модули. Силовые модули от Infineon очередное этому доказательство.
2. Обычные микросхемы тоже не отстают, производители стараются упихнуть внутрь корпуса все больше компонентов. Удивили 16 фазные источники с интегрированными дросселем конденсаторами и рабочей частотой 75Мгц от некой Ferric.
3. Все чаще встречаются GaN транзисторы для синхронных выпрямителей, но по моему мнению, для использования в низковольтных источниках они еще не готовы.

В общем, как всегда, ИИ является двигателем прогресса и в смежных областях.

Кстати, немного подробнее про Ferric. Оказывается, они еще и предлагают опции интеграции их микросхемы либо кристалла. Думаю что самые интересные это встраивание на подложку в качестве чиплета и под ASIC. Из информации пока только предварительный даташит. Однако не все так радужно: источник сможет работать максимально при 2В, а это значит, что потребуется двойное преобразование напряжения, что приведет к немалым потерям в мощности.

Правильное проектирование цепи драйвера стало еще более критично для GaN транзисторов. В отличии от Si/SiC предельное напряжение которое можно подать на затвор - около 6В (в отличие от 10 и более для кремниевых транзисторов). Основные факторы, на которые автор обращает внимание: мертвое время, высокое падение напряжения (на эквиваленте внутреннего параллельного диода) и индуктивность соединения с затвором. Решения по устранению проблем - в статье.

Наткнулся в интернете на интересный вопрос.
На фотографии 3 пленочных конденсатора. Как вы думаете, что обозначает полоска на их корпусе?

CPU vs GPU vs TPU

Многие наверняка встречали 3 этих аббревиатуры.
CPU - central processing unit. Стандартный процессор, способный выполнять задачи общего назначения;
GPU - graphical processing unit. Графический ускоритель, выполняет более специализированные задачи, такие как параллельные вычисления;
TPU - tensor processing unit. Чип от google с уникальной архитектурой, направленной на максимальное ускорение обучения нейросетей всех типов.

Google в свое время совершил революцию, разработав первый чип для нейросетей. На TPUv1 они выпустили плату - ускоритель в формате SATA диска (слева на картинке). На данный момент google планирует выпускать TPUv6. Думаю, его потребление будет около 350Вт (против 75Вт для TPUv1). Однако предлагаю рассмотреть ту самую изначальную архитектуру, которая значительно обогнала GPU в 2016.

Сердце TPU - MMU (блок матричного перемножения весов и данных). Второй по важности элемент - объемный буфер для хранения промежуточных данных и шина памяти с высокой пропускной способностью. Поскольку умножение с накоплением больших матриц - основная операция, требуемая для работы нейросетей, TPU выполняет подобные задачи быстрее CPU и GPU. За счет архитектуры и языка (фреймворк TensorFlow), заточенных под конкретные операции, TPU значительно обгоняет своих оппонентов(CPU Intel Haswell, GPU Nvidia K80) что видно на графиках справа. Аналогичная ситуация и с производительность на ватт. Таким образом TPU и стал фаворитом для задач обучения нейросетей.

Прочитал статью про отмывку печатных плат и у меня есть отличная иллюстрация к чему же могут привести загрязнения. В прикрепленном документе рассмотрены причины возникновения дендритов на печатных платах (в том числе из - за загрязнений) и методы борьбы с ними. Помимо этого рассказаны и другие часто возникающие проблемы, снижающие надежность.

Нашел сайт с проектами, по которым доступна вся необходимая документация (схемы, платы, файлы cad). Большинство проектов - вычислители/конвертеры на FPGA, RF карты и измерители. В основном встречаются платы в AD, иногда в Cadence и KiCad. Больше всего понравились проекты от CERN, как по оформлению так и по техническим решениям.

Про оптику в вычислителях.

Летом прошлого года Broadcom анонсировал новые ASIC со встроенной в корпус оптикой. Основная идея в том, что потери в меди становятся критичными для современный свичей (которые работают на 106Gb/s на лейн), в связи этим приемопередатчики располагаются на одной подложке с ASICом. Данную технологию планируется применять не только для свичей датацентров. Актуальна она и для объединения тех же GPU, о чем Broadcom также упоминает, CPO GPU показана снизу справа. При этому потребление энергии на передачу данных снижается на 30-40% - очень существенно, учитывая, как все борются за Gb/ps/W.

Параллельно с этим DAC (Direct attached cable) модули постепенно изживают себя. При увеличении пропускной способности требуется больший диаметр микро - коаксиальных кабелей для сохранения потерь на том же уровне. Это приводит к росту цены на кабели, неудобству в производстве монтаже и прокладке. Тут пишут, что будущее для SFP на коротких расстояниях - пластиковые кабели e-Tube. Они дешевые, надежные, энергоэффективные и обеспечивают минимальную задержку (сравнительная таблица снизу).

Таким образом, оптика продолжает свою экспансию за счет расширения AI и HAAS. Однако электронике боятся особо нечего (особенно в системах с небольшой пропускной способностью) из за узких областей применений оптики.

Зачем нужен дополнительный диод в синхронном преобразователе?

В классической топологии понижающего преобразователя (слева сверху) присутствует диод и транзистор, они поочередно проводят ток. Для увеличения КПД была предложена синхронная топология, диод заменили на транзистор. Управляющий контроллер открывает нижний ключ в моменты, когда должен был открыться диод в классическом понижающем преобразователе. Таким образом, потери на диоде сведены практически к 0, поскольку теперь падение на нижнем ключе несравнимо мало (оно
зависит только от сопротивления его канала).

Казалось бы, все хорошо, но, как всегда, есть нюансы. В классической топологии коммутация происходила автоматически при запирании верхнего ключа (ток индуктивности моментально разряжает емкостью диода). В этом случае никогда не возникает ситуации, когда оба ключа открыты (что приводило бы к сквозным токам).
В синхронном преобразователе коммутацией руководит контроллер с драйвером. В случае если он замкнет два ключа одновременно, они сгорят из - за неограниченного тока. В связи с этим в контур управления вводят задержку между отключением верхнего ключа и включением нижнего (мертвое время). Как раз в течении этого времени будет проводить внутренний паразитный диод нижнего транзистора по аналогии с классическим ППН. Тут и происходят потери, которые довольно критичны для высокоэффективных преобразователей.

Первая часть потерь - проводимость внутреннего диода в течении мертвого времени. При больших токах значительно влияет на полный КПД преобразователя. Вторая часть - заряд обратного восстановления и выходная емкость диода. После периода проводимости к диоду прикладывается обратное напряжение, в результате возникает обратный заряд Qrr. Обеспечение дополнительным током диода ложится на верхний ключ, что приводит к очередным потерям, особенно на высоких частотах. Выход в данном случае - возвращение диода в нижнее плечо. В течении мертвого времени именно он возьмет на себя роль проводника тока, шунтируя внутренний диод транзистора. Важно, чтобы это был именно Шоттки, они имеют Qrr = 0 и малое прямое падение, что значительно снизит потери на проводимость. Снизу можно видеть, что для GaN транзисторов параллельные диоды практически обязательны. Поскольку у GaN при обратной проводимости канала напряжение больше в 2-3 раза, чем у MOSFETов.

Занятная технология изготовления дросселей для плотных преобразователей.

Описанный метод позволяет значительно снизить габариты вашего источника (или увеличить Вт/мм^3).
Есть и нюансы, подобные дроссели предназначены для преобразователей с частотой выше 1Мгц. Максимально раскрывают свой потенциал в паре с GaN транзисторами.

Однако, мне не удалось найти в продаже подобные индуктивности как отдельные компоненты. Возможно, технология нашла применение только в нише модульных источников питания.

Статья от AD, где рассказывают как изменять переходную характеристику вашего преобразователя. Встречаются микросхемы, в которых отсутствует доступ к резисторам обратной связи, как раз для таких случаев и применяется описанный метод

Наглядный пример того, зачем высвреливают переходные отверстия для высокочастотных сигналов.

Предположим, вы трассируете печатную плату. Требуется соединить высокоскоростной шиной две микросхемы (в данной статье DDR4), расположенных на верхнем слое. С большой вероятностью соединить две большие микросхемы без пересечения проводников не выйдет. По итогу придется переходить на внутренние слои. Для удешевления в большинстве коммерческих плат не используют слепые и глухие переходные отверстия. Таким образом, если вам нужно перейти на внутренние слои, переходное отверстие будет насквозь проходить от верхнего до нижнего слоя. Поскольку вы перешли с верхнего слоя на 3 или, например, 5 слой, оставшийся метал переходного отверстия (с 3/5 слоя до самого низа) будет являться стабом.

Известно, что отросток от линии длинной 1/4 волны сигнала будет полностью отражать сигнал. Чем ближе участок от слоя 3/5 до нижнего слоя к 1/4 волны, тем больше от него будет отражение. В статье рассматривают 3 случая:
• Соединение двух чипов без стабов;
• Соединение двух чипов со стабом;
• Соединение чипа и DIMM модуля с двумя стабами.
Во втором случае при длине стаба от 73.1 милов интерфейс не проходит по BER. В третьем случае автор почему то выбрал слишком большую длину тракта и интерфейс не прошел по BER даже без стабов (со стабами еще хуже, что видно на картинках 18-19.

Итог: стабы - это плохо, особенно на толстых платах. Самый дешевый способ (помимо намеренного подвода проводников с нижних слоев) их избежать - высверливание переходных.

Опубликовали новый выпуск SI журнала. Еще не читал, но на первый взгляд имеется парочку интересных статей

Проектировать свои схемы всегда интереснее, но также полезно анализировать и перенимать чужой опыт. В связи с этим решил написать статью, в которой анализирую материнскую плату от Macbook Pro 15''. И могу сказать, что у Apple определенно есть хорошие решения.