🇷🇺 Разработки. Принтеры. Аддитивные технологии. Россия
В МФТИ разработали принтер сухой аэрозольной микропечати
В 2025 году, как ожидается, завершится тестирование принтера, который разрабатывался в течение 9 лет. Об этом сообщает сайт МФТИ.
Ожидаемые применения: формирование монолитных проводящих микроструктур СВЧ-электроники; формирование плазмонных наноструктур для использования в оптоэлектронике.
Принтер может формировать на подложке микроструктуры с шириной линий от 30 до 400 мкм. Для этого принтер синтезирует и модифицирует наночастицы размером от 50нм до 300нм. Печать проводится аэрозольным пучком. Лазер обеспечивает спекание массива наночастиц на подложке. Варьируя размеры наносимых на подложку наночастиц, можно настраивать резонансные свойства структуры для конкретных задач. Отмечается высокая адгезия наночастиц к поверхности подложки.
После завершения тестирования опытного образца будет подготовлена конструкторская документация для серийного производства принтеров.
@RUSmicro, фото - МФТИ
#микропечать
В МФТИ разработали принтер сухой аэрозольной микропечати
В 2025 году, как ожидается, завершится тестирование принтера, который разрабатывался в течение 9 лет. Об этом сообщает сайт МФТИ.
Ожидаемые применения: формирование монолитных проводящих микроструктур СВЧ-электроники; формирование плазмонных наноструктур для использования в оптоэлектронике.
Принтер может формировать на подложке микроструктуры с шириной линий от 30 до 400 мкм. Для этого принтер синтезирует и модифицирует наночастицы размером от 50нм до 300нм. Печать проводится аэрозольным пучком. Лазер обеспечивает спекание массива наночастиц на подложке. Варьируя размеры наносимых на подложку наночастиц, можно настраивать резонансные свойства структуры для конкретных задач. Отмечается высокая адгезия наночастиц к поверхности подложки.
После завершения тестирования опытного образца будет подготовлена конструкторская документация для серийного производства принтеров.
@RUSmicro, фото - МФТИ
#микропечать
👍22🔥1🤔1
🇪🇺 Горизонты технологий. 2D-структуры. Европа
Imec обещает скорый приход 2D-материалов в цифровые микросхемы
В цепочке постов попробую пересказать видение исследователей Imec по данной теме.
Дорожная карта масштабирования кремниевой логики
Уже не менее 20 лет, как стало понятно, что вдохновленное законом Мура размерное масштабирование более не обеспечивает необходимую эволюцию узлов технологии КМОП. Еще около 2005 года улучшение производительности при переходе к новым, более компактным узлам при фиксированной мощности (так называемый эффект Деннарда), начало снижаться. Пришлось дополнять масштабирование, основанное на повышении разрешения фотолитографии, другими технологическими инновациями. Это требовалось для того, чтобы поддерживать необходимую динамику улучшения баланса таких показателей как производительность - мощность - площадь - стоимость. Это потребовало исследований материалов и новых архитектур, оптимизации проектирования и 3D-упаковки.
На уровне транзисторов ухудшение производительности при масштабировании возникло из-за так называемого явления короткого канала. Сокращение длины затвора и укорочение канала проводимости приводило к росту тока утечки, который стал значительным даже в ситуации, когда напряжение на затвор не подается. Значительно возросло влияние истока и стока на область сужения канала.
Эти эффекты заставили индустрию перейти от планарных МОП-транзисторов к FinFET, а сравнительно недавно начался переход к транзисторам на основе нанолистов Gate-all-around (GAA). Это позволило восстановить электростатический контроль затвора над каналом проводимости.
Это дало возможность продолжать сокращение размеров узлов и повышать плотность их размещения. Кроме того, были придуманы усовершенствованные схемы межсоединений, а также внедрена подача питания с тыльной стороны кристалла (BSPDN).
Как ожидается, далее последует переход от GAA к CFET, комплиментарному полевому транзистору, который в очередной раз позволит сократить площадь узла за счет наложения каналов n и p друг на друга. В Imec ожидают, что такие структуры будут внедряться, начиная с размера узла A7 (7 ангстрем) и далее, минимум, до А3. Как и в транзисторах GAA nanosheet, затвор, теперь общий для n и p, полностью охватывает и находится между каналами, обеспечивая максимальный электростатический контроль узла. (..)
@RUSmicro по материалам Imec
#CFET
Imec обещает скорый приход 2D-материалов в цифровые микросхемы
В цепочке постов попробую пересказать видение исследователей Imec по данной теме.
Дорожная карта масштабирования кремниевой логики
Уже не менее 20 лет, как стало понятно, что вдохновленное законом Мура размерное масштабирование более не обеспечивает необходимую эволюцию узлов технологии КМОП. Еще около 2005 года улучшение производительности при переходе к новым, более компактным узлам при фиксированной мощности (так называемый эффект Деннарда), начало снижаться. Пришлось дополнять масштабирование, основанное на повышении разрешения фотолитографии, другими технологическими инновациями. Это требовалось для того, чтобы поддерживать необходимую динамику улучшения баланса таких показателей как производительность - мощность - площадь - стоимость. Это потребовало исследований материалов и новых архитектур, оптимизации проектирования и 3D-упаковки.
На уровне транзисторов ухудшение производительности при масштабировании возникло из-за так называемого явления короткого канала. Сокращение длины затвора и укорочение канала проводимости приводило к росту тока утечки, который стал значительным даже в ситуации, когда напряжение на затвор не подается. Значительно возросло влияние истока и стока на область сужения канала.
Эти эффекты заставили индустрию перейти от планарных МОП-транзисторов к FinFET, а сравнительно недавно начался переход к транзисторам на основе нанолистов Gate-all-around (GAA). Это позволило восстановить электростатический контроль затвора над каналом проводимости.
Это дало возможность продолжать сокращение размеров узлов и повышать плотность их размещения. Кроме того, были придуманы усовершенствованные схемы межсоединений, а также внедрена подача питания с тыльной стороны кристалла (BSPDN).
Как ожидается, далее последует переход от GAA к CFET, комплиментарному полевому транзистору, который в очередной раз позволит сократить площадь узла за счет наложения каналов n и p друг на друга. В Imec ожидают, что такие структуры будут внедряться, начиная с размера узла A7 (7 ангстрем) и далее, минимум, до А3. Как и в транзисторах GAA nanosheet, затвор, теперь общий для n и p, полностью охватывает и находится между каналами, обеспечивая максимальный электростатический контроль узла. (..)
@RUSmicro по материалам Imec
#CFET
👍6❤1🔥1
(2) 2D-материалы
Хотя GAAFET и CFET и дают временную передышку, но эффекты короткого канала неизбежно усложнят дальнейшее масштибирование.
Постоянное уменьшение длины затвора и канала требуют все более тонких каналов, чтобы ограничить пути протекания тока, тем самым ограничивая возможность утечки носителей заряда при выключении устройства. Чтобы, например, масштабировать транзистор CFET в узел A2 с длиной канала проводимости менее 10нм, толщины Si-каналов тоже должны снизиться до значений менее 10нм. Но в настолько тонких Si-каналах мобильность носителей зарядов и ток транзистора в открытом состоянии начинают резко снижаться.
Именно здесь 2D-полупроводники, в частности, дихалькогениды переходных металлов (MX2) обещают интересные возможности. В этих полупроводниках атомы расположены в слоистых кристаллах, причем толщина одного слоя составляет всего лишь около 0.7 нм, что позволяет формировать очень тонкие каналы. Мало этого, они обещают поддерживать сравнительно высокую подвижность носителей зарядов, независимо от толщины канала. Это обеспечивает максимум возможностей масштабирования длины затвора и канала, не беспокоясь об эффектах короткого канала. (..)
Хотя GAAFET и CFET и дают временную передышку, но эффекты короткого канала неизбежно усложнят дальнейшее масштибирование.
Постоянное уменьшение длины затвора и канала требуют все более тонких каналов, чтобы ограничить пути протекания тока, тем самым ограничивая возможность утечки носителей заряда при выключении устройства. Чтобы, например, масштабировать транзистор CFET в узел A2 с длиной канала проводимости менее 10нм, толщины Si-каналов тоже должны снизиться до значений менее 10нм. Но в настолько тонких Si-каналах мобильность носителей зарядов и ток транзистора в открытом состоянии начинают резко снижаться.
Именно здесь 2D-полупроводники, в частности, дихалькогениды переходных металлов (MX2) обещают интересные возможности. В этих полупроводниках атомы расположены в слоистых кристаллах, причем толщина одного слоя составляет всего лишь около 0.7 нм, что позволяет формировать очень тонкие каналы. Мало этого, они обещают поддерживать сравнительно высокую подвижность носителей зарядов, независимо от толщины канала. Это обеспечивает максимум возможностей масштабирования длины затвора и канала, не беспокоясь об эффектах короткого канала. (..)
👍2
(3) Проблемы интеграции 2D материалов в перспективные узлы
Значительный скачок производительности, который мы ожидаем получить от применения 2D-канальных материалов для новых узлов, вызвал интерес у крупных производителей микросхем и в научных организациях. Можно отметить значительные инвестиции в исследования и разработки в этой теме, чтобы преодолеть препятствия на пути внедрения 2D-материалов. Такая интеграция действительно представила целый набор проблем, что увеличивает затраты и усилия, которые необходимы для движения к узлу A2.
Осаждение 2D-материалов
Прежде всего, стоит помнить о сложностях формирования слоев 2D-материалов методом осаждения. Для применения в высокопроизводительных устройствах обычно используют 2 пути:
🔸 Прямое выращивание 2D-слоя на целевой подложке;
🔸 Выращивание 2D-слоя на "подложке роста" с последующим отслаиванием и переносом слоя на целевую подложку
Прямое выращивание 2D-слоя обычно требует определенных подложек и высоких температур (порядка 1000 °C). Если требуется применять процессы и материалы, характерные для современного производства (а не лабораторные методы), то оказывается, что подложка скорее всего будет не идеальной для того, чтобы достичь высокой степени кристаллизации, а это негативно скажется на характеристиках сформированной пленки. И все же, этот пут может обеспечить необходимую конформность, покрытие на уровне пластины и совместимость с промышленными процессами.
При втором подходе вырастить 2D-слои можно на "идеальной" подложке (в этом качестве нередко используют сапфир), что облегчит получение высококачественных пленок и их последующий перенос на целевую пластину. Для переноса достаточно гораздо более скромных температур (около 300 °C). Но, очевидно, что этот метод состоит из большего количества этапов, что может негативно влиять, как на стоимость, так и на показатель выхода годных процесса изготовления чипа, что опять-таки окажет негативное влияние на стоимость.
Интеграция стека затворов
Вторая проблема связана с интеграцией стека затворов и осаждением диэлектрика. По иронии судьбы, именно та причина, которая позволяет делать столь тонкими 2D-материалы, усложняет осаждение диэлектрика. Слои 2D-материала вертикально связаны друг с другом очень слабыми силами Ван-дер-Ваальса (vdW), оставляя поверхность материала в основном пассивированной, без оборванных связей. Это создает проблему использования "классических" методов осаждения, которые так хорошо себя зарекомендовали в традиционных кремниевых процессах, включая метод осаждения атомных слоев (ALD), поскольку они основываются на взаимодействии с оборванными связями на поверхности слоя.
В последние годы imec и ведущие производители микросхем добились значительного прогресса. Были показаны нанолистовые 2D-каналы n-типа с интегрированными стеками затворов. Хотя и, в основном, в лабораторных устройствах [1-6].
Контакты исток / сток с низким сопротивлением
Третья важная пробема связана с формированием контактов исток / сток с низким сопротивлением. В случае кремния, контакты формируются за счет того, что металл приводят в соприкосновение с областями истока / стока, что создает барьер Шоттки на границе раздела. Затем носители зарядов могут быть инжектированы в источник посредством туннелирования. Для обеспечения низкоомности применяют 2 ключевых метода: (1) - сильное легирование областей истока/стока; (2) - образование силицидов. Проблема в том, что эти методы очень трудно реализовать на тонких слоях 2D-материалов, что побуждает исследователей искать альтернативные решения [7-9]. (..)
На картинке - слои 2D-материала (WS2), связанные по вертикали слабыми силами Ван-дер-Ваальса.
Значительный скачок производительности, который мы ожидаем получить от применения 2D-канальных материалов для новых узлов, вызвал интерес у крупных производителей микросхем и в научных организациях. Можно отметить значительные инвестиции в исследования и разработки в этой теме, чтобы преодолеть препятствия на пути внедрения 2D-материалов. Такая интеграция действительно представила целый набор проблем, что увеличивает затраты и усилия, которые необходимы для движения к узлу A2.
Осаждение 2D-материалов
Прежде всего, стоит помнить о сложностях формирования слоев 2D-материалов методом осаждения. Для применения в высокопроизводительных устройствах обычно используют 2 пути:
🔸 Прямое выращивание 2D-слоя на целевой подложке;
🔸 Выращивание 2D-слоя на "подложке роста" с последующим отслаиванием и переносом слоя на целевую подложку
Прямое выращивание 2D-слоя обычно требует определенных подложек и высоких температур (порядка 1000 °C). Если требуется применять процессы и материалы, характерные для современного производства (а не лабораторные методы), то оказывается, что подложка скорее всего будет не идеальной для того, чтобы достичь высокой степени кристаллизации, а это негативно скажется на характеристиках сформированной пленки. И все же, этот пут может обеспечить необходимую конформность, покрытие на уровне пластины и совместимость с промышленными процессами.
При втором подходе вырастить 2D-слои можно на "идеальной" подложке (в этом качестве нередко используют сапфир), что облегчит получение высококачественных пленок и их последующий перенос на целевую пластину. Для переноса достаточно гораздо более скромных температур (около 300 °C). Но, очевидно, что этот метод состоит из большего количества этапов, что может негативно влиять, как на стоимость, так и на показатель выхода годных процесса изготовления чипа, что опять-таки окажет негативное влияние на стоимость.
Интеграция стека затворов
Вторая проблема связана с интеграцией стека затворов и осаждением диэлектрика. По иронии судьбы, именно та причина, которая позволяет делать столь тонкими 2D-материалы, усложняет осаждение диэлектрика. Слои 2D-материала вертикально связаны друг с другом очень слабыми силами Ван-дер-Ваальса (vdW), оставляя поверхность материала в основном пассивированной, без оборванных связей. Это создает проблему использования "классических" методов осаждения, которые так хорошо себя зарекомендовали в традиционных кремниевых процессах, включая метод осаждения атомных слоев (ALD), поскольку они основываются на взаимодействии с оборванными связями на поверхности слоя.
В последние годы imec и ведущие производители микросхем добились значительного прогресса. Были показаны нанолистовые 2D-каналы n-типа с интегрированными стеками затворов. Хотя и, в основном, в лабораторных устройствах [1-6].
Контакты исток / сток с низким сопротивлением
Третья важная пробема связана с формированием контактов исток / сток с низким сопротивлением. В случае кремния, контакты формируются за счет того, что металл приводят в соприкосновение с областями истока / стока, что создает барьер Шоттки на границе раздела. Затем носители зарядов могут быть инжектированы в источник посредством туннелирования. Для обеспечения низкоомности применяют 2 ключевых метода: (1) - сильное легирование областей истока/стока; (2) - образование силицидов. Проблема в том, что эти методы очень трудно реализовать на тонких слоях 2D-материалов, что побуждает исследователей искать альтернативные решения [7-9]. (..)
На картинке - слои 2D-материала (WS2), связанные по вертикали слабыми силами Ван-дер-Ваальса.
❤4
(4) Легирование 2D-материалов
Легирование 2D-материалов имеет ключевое значение не только для формирования низкоомных контактов. Оно также необходимо для настройки порогового напряжения (Vth) в канале и для снижения сопротивления доступа. В отличие от 3D-аналогов, замещающее легирование в 2D-материалах с использованием обычной ионно-лучевой имплантации, значительно ухудшает транспортные свойства материала. Из-за тонкости слоев, замена даже одного атома в решетке, в 2D-материале приводит к более значимым эффектам, чем в 3D-материалах. Изучаются альтернативные методы легирования, например, электростатическое легирование или поверхностное легирование, но пока что не найдено оптимального решения.
Полевые транзисторы МОП p и n типа
Технология КМОП основана на комбинации полевых транзисторов с каналами n и p типа. В стандартных технологиях для формирования обоих типов полевых транзисторов используют кремний. Но пока что не найдено ни одного 2D-материала, который бы сделал это возможным. Например, используемый для n-каналов материал MoS2, не является оптимальным для p-типа. Наиболее перспективным сейчас считается WSe2.
Интеграция технологии и реального производства, необходимость повышения надежности и снижения разброса
До недавнего времени исследования 2D-материалов шли в основном в лабораториях, где могли получаться "рекордные" устройства. Но необходимы значительные усилия по дальнейшей разработки, чтобы довести технологию до возможности внедрения на производстве в масштабах пластин 300 мм [10]. Одновременно с этим потребуется повысить надежность и добиться снижения отклонений параметров получаемых устройств в ходе массового производства.
Внедрение 2D-материалов в менее производительные устройства - подходы imec
Пока ведущие производители микросхем и ученые ищут решения для внедрения 2D-материалов в каналы проводимости самых передовых транзисторов CFET, imec озаботился иным направлением, под влиянием проблем интеграции и ожидаемых затрат.
Чтобы сократить усилия и затраты на внедрение 2D-материалов в практику микроэлектроники, в imec решили поэтапно внедрять эту технологию в производство менее продвинутых узлов и в менее производительные устройства. Компания начинает фокусировать свои разработки модулей и производственного процесса работы с пластинами 300 мм для создания планарных 2D-устройств.
Как ожидается, к моменту, когда понадобится интегрировать 2D в очень сложные архитектуры CFET, мы сможем задействовать то, чем мы научимся. 2D-материалы уже будут внедрены в практику фаба, работающего с пластинами 300 мм, будут готовы решения для диэлектрического осаждения и формирования контактов исток / сток. Будут изучены пути повышения надежности и снижения вариативности. Далее - подробности. (..)
Легирование 2D-материалов имеет ключевое значение не только для формирования низкоомных контактов. Оно также необходимо для настройки порогового напряжения (Vth) в канале и для снижения сопротивления доступа. В отличие от 3D-аналогов, замещающее легирование в 2D-материалах с использованием обычной ионно-лучевой имплантации, значительно ухудшает транспортные свойства материала. Из-за тонкости слоев, замена даже одного атома в решетке, в 2D-материале приводит к более значимым эффектам, чем в 3D-материалах. Изучаются альтернативные методы легирования, например, электростатическое легирование или поверхностное легирование, но пока что не найдено оптимального решения.
Полевые транзисторы МОП p и n типа
Технология КМОП основана на комбинации полевых транзисторов с каналами n и p типа. В стандартных технологиях для формирования обоих типов полевых транзисторов используют кремний. Но пока что не найдено ни одного 2D-материала, который бы сделал это возможным. Например, используемый для n-каналов материал MoS2, не является оптимальным для p-типа. Наиболее перспективным сейчас считается WSe2.
Интеграция технологии и реального производства, необходимость повышения надежности и снижения разброса
До недавнего времени исследования 2D-материалов шли в основном в лабораториях, где могли получаться "рекордные" устройства. Но необходимы значительные усилия по дальнейшей разработки, чтобы довести технологию до возможности внедрения на производстве в масштабах пластин 300 мм [10]. Одновременно с этим потребуется повысить надежность и добиться снижения отклонений параметров получаемых устройств в ходе массового производства.
Внедрение 2D-материалов в менее производительные устройства - подходы imec
Пока ведущие производители микросхем и ученые ищут решения для внедрения 2D-материалов в каналы проводимости самых передовых транзисторов CFET, imec озаботился иным направлением, под влиянием проблем интеграции и ожидаемых затрат.
Чтобы сократить усилия и затраты на внедрение 2D-материалов в практику микроэлектроники, в imec решили поэтапно внедрять эту технологию в производство менее продвинутых узлов и в менее производительные устройства. Компания начинает фокусировать свои разработки модулей и производственного процесса работы с пластинами 300 мм для создания планарных 2D-устройств.
Как ожидается, к моменту, когда понадобится интегрировать 2D в очень сложные архитектуры CFET, мы сможем задействовать то, чем мы научимся. 2D-материалы уже будут внедрены в практику фаба, работающего с пластинами 300 мм, будут готовы решения для диэлектрического осаждения и формирования контактов исток / сток. Будут изучены пути повышения надежности и снижения вариативности. Далее - подробности. (..)
❤5👍1
(5) Планарные, основанные на 2D, n или pFET, в узле по техпроцессу А7
В imec работают над внедрением 2D-устройств на основе MX2 в узле A7. В этом новом поколении технологии, транзисторы CFET с каналами на основе кремния будут использованы для формирования высокопроизводительной логики КМОП, питание будет обеспечиваться снизу по технологии BSPDN, а кэш-память последнего уровня может подключаться к КМОП-логике с использованием передовых технологий 3D-упаковки.
Соответствующие планарные 2D-устройства на основе MX2 могут использоваться в качестве периферии, находясь в back-end-of-line (BEOL) или даже на тыльной стороне пластины. Вообразим, например, регулятор напряжения с малым падением напряжения (LDO) или менее производительные силовые переключатели, которые могли бы включать или выключать целые блоки логических КМПО-устройств.
Моделирование, проведенное в imec, показывает, что планарные nMOS (или p FET) устройства с каналом MX2 очень перспективны для таких приложений. На тыльной стороне пластины или в рамках BEOL будет больше места для их размещения. Таким образом можно снизить их площадь.
Для этих приложений предпочтительным методом осаждения видится перенос слоев: BEOL и обработка задней стороны ограничат доступный температурный бюджет до уровня ниже 400 °C, чтобы не ухудшать производительность устройств, уже присутствующих на передней стороне.
Прямое выращивание 2D-материалов при таких низких температурах (в промышленно совместимом режиме) - сложная задача, поскольку это может привести к формированию слоев низкого качества. (..)
В imec работают над внедрением 2D-устройств на основе MX2 в узле A7. В этом новом поколении технологии, транзисторы CFET с каналами на основе кремния будут использованы для формирования высокопроизводительной логики КМОП, питание будет обеспечиваться снизу по технологии BSPDN, а кэш-память последнего уровня может подключаться к КМОП-логике с использованием передовых технологий 3D-упаковки.
Соответствующие планарные 2D-устройства на основе MX2 могут использоваться в качестве периферии, находясь в back-end-of-line (BEOL) или даже на тыльной стороне пластины. Вообразим, например, регулятор напряжения с малым падением напряжения (LDO) или менее производительные силовые переключатели, которые могли бы включать или выключать целые блоки логических КМПО-устройств.
Моделирование, проведенное в imec, показывает, что планарные nMOS (или p FET) устройства с каналом MX2 очень перспективны для таких приложений. На тыльной стороне пластины или в рамках BEOL будет больше места для их размещения. Таким образом можно снизить их площадь.
Для этих приложений предпочтительным методом осаждения видится перенос слоев: BEOL и обработка задней стороны ограничат доступный температурный бюджет до уровня ниже 400 °C, чтобы не ухудшать производительность устройств, уже присутствующих на передней стороне.
Прямое выращивание 2D-материалов при таких низких температурах (в промышленно совместимом режиме) - сложная задача, поскольку это может привести к формированию слоев низкого качества. (..)
❤5
(6) Планарные 2D- и pFET транзисторы узла A3
Параллельно идут разработки по внедрению 2D-материала в технологический узел A3 imec. Здесь ожидается постепенный переход к CMOS 2.0, что позволит вновь вернуться к прогрессу в рамках закону Мура, внедряя гибридную интеграцию в вычислительную систему на кристалле (SoC) [11].
Этого планируется достигнуть за счет разбиения SoC на различные функциональные слои (с помощью STCO) и их объединения с использованием передовых методов 3D-упаковки и технологий, использующих тыльную сторону. Вместо использования самых передовых узлов в каждой функциональной части SoC, можно формировать функциональные слои с использованием наиболее подходящих для этого технологий. В частности, слои, требующие экстремальной плотности узлов (например, плотная логика) будут формироваться с использованием самой передовой технологии, например, CFET).
CMOS 2.0 позволяет плавно внедрять 2D-материалы в различные слои SoC. Например, силовые переключатели как часть активных межсоединений на тыльной стороне пластины или планарные устройства MX2 как часть слоев "пирога памяти". (..)
На картинке (горизонтальной) - пример возможного разделения SoC в эпоху CMOS2. Другая картинка (вертикальная) - техпроцесс A3 imec.
Параллельно идут разработки по внедрению 2D-материала в технологический узел A3 imec. Здесь ожидается постепенный переход к CMOS 2.0, что позволит вновь вернуться к прогрессу в рамках закону Мура, внедряя гибридную интеграцию в вычислительную систему на кристалле (SoC) [11].
Этого планируется достигнуть за счет разбиения SoC на различные функциональные слои (с помощью STCO) и их объединения с использованием передовых методов 3D-упаковки и технологий, использующих тыльную сторону. Вместо использования самых передовых узлов в каждой функциональной части SoC, можно формировать функциональные слои с использованием наиболее подходящих для этого технологий. В частности, слои, требующие экстремальной плотности узлов (например, плотная логика) будут формироваться с использованием самой передовой технологии, например, CFET).
CMOS 2.0 позволяет плавно внедрять 2D-материалы в различные слои SoC. Например, силовые переключатели как часть активных межсоединений на тыльной стороне пластины или планарные устройства MX2 как часть слоев "пирога памяти". (..)
На картинке (горизонтальной) - пример возможного разделения SoC в эпоху CMOS2. Другая картинка (вертикальная) - техпроцесс A3 imec.
❤5
(7) Нанолисты GAA и CFET на основе 2D
Идут разработки того, о чем говорилось выше в условиях чистой комнаты, где налажен процесс работы с пластинами 300 мм. В то же время imec занимается и темой внедрения 2D-материалов в качестве каналов проводимости в транзисторы на основе нанолистов GAA. Эти исследования проводятся лабораторно, но при этом используются совместимые с контрактным производством инструменты и процессы.
Цель этих исследований - изучение влияния интеграции 2D-материалов на модули, специфичные для нанолистов, что может потребоваться в CFET в долгосрочной перспективе. Подумайте, например, о высвобождении каналов нанолистов, формировании внутреннего спейсера и этапе интеграции затвора с заменяющим металлом. (..)
Идут разработки того, о чем говорилось выше в условиях чистой комнаты, где налажен процесс работы с пластинами 300 мм. В то же время imec занимается и темой внедрения 2D-материалов в качестве каналов проводимости в транзисторы на основе нанолистов GAA. Эти исследования проводятся лабораторно, но при этом используются совместимые с контрактным производством инструменты и процессы.
Цель этих исследований - изучение влияния интеграции 2D-материалов на модули, специфичные для нанолистов, что может потребоваться в CFET в долгосрочной перспективе. Подумайте, например, о высвобождении каналов нанолистов, формировании внутреннего спейсера и этапе интеграции затвора с заменяющим металлом. (..)
(8) Полученные знания и опыт создания низкопроизводительных полевых транзисторов на базе MX2: перенос слоев, интеграция pFET, повышенная надежность
Шаблонный рост и перенос слоев материалов 2D - это интересный подход к нанесению высококачественных слоев двумерных материалов на 300-мм целевые пластины при температурах ниже 400 °C. При шаблонном росте используется «шаблонная» подложка (например, сапфир), чтобы направить рост двумерных материалов в одну ориентацию монокристалла. После этого сверхтонкие слои, охватывающие всю поверхность 300-миллиметровой пластины, необходимо перенести на целевую пластину без разрыва.
На выставке 2024 VLSI компания imec продемонстрировала технологический процесс сухого переноса MX2 размером 300 мм, который впервые привел к повторяемому процессу с превосходной однородностью по всей пластине (>99,5% морфологического выхода) [12]. Кроме того, было заметно сохранено количество дефектов по сравнению с другими подходами к переносу слоев.
Ключом к получению этих прорывных результатов является использование инициирования фронта связи (bond front initiation) во время эффективного соединения (performant bonding) и фотонного отсоединения во время высвобождения временного носителя. Инициирование фронта связи основано на первом приложении силы связи в центре пластины, которая затем распространяется к краям. Было показано, что эти методы уменьшают образование пустот, улучшают однородность соединения и дают мало остатков или вообще их не дают.
На картинке показан процесс сухого переноса, включающий формирование фронта связи и фотонный дебондинг (фотонное отсоединение). В этом тесте в качестве шаблонной подложки для выращивания пленки MX2 использовалась пластина Si/SiO2.
В imec уверены, что это показывает, что перенос слоя - жизнеспособный вариант для 2D-напыления материалов. Предлагаемый техпроцесс использует совместимые с пластинами 300 мм этапы изготовления, которые хорошо известны в производстве микросхем, в контексте 3D SoC и интеграции чиплетов. (..)
Шаблонный рост и перенос слоев материалов 2D - это интересный подход к нанесению высококачественных слоев двумерных материалов на 300-мм целевые пластины при температурах ниже 400 °C. При шаблонном росте используется «шаблонная» подложка (например, сапфир), чтобы направить рост двумерных материалов в одну ориентацию монокристалла. После этого сверхтонкие слои, охватывающие всю поверхность 300-миллиметровой пластины, необходимо перенести на целевую пластину без разрыва.
На выставке 2024 VLSI компания imec продемонстрировала технологический процесс сухого переноса MX2 размером 300 мм, который впервые привел к повторяемому процессу с превосходной однородностью по всей пластине (>99,5% морфологического выхода) [12]. Кроме того, было заметно сохранено количество дефектов по сравнению с другими подходами к переносу слоев.
Ключом к получению этих прорывных результатов является использование инициирования фронта связи (bond front initiation) во время эффективного соединения (performant bonding) и фотонного отсоединения во время высвобождения временного носителя. Инициирование фронта связи основано на первом приложении силы связи в центре пластины, которая затем распространяется к краям. Было показано, что эти методы уменьшают образование пустот, улучшают однородность соединения и дают мало остатков или вообще их не дают.
На картинке показан процесс сухого переноса, включающий формирование фронта связи и фотонный дебондинг (фотонное отсоединение). В этом тесте в качестве шаблонной подложки для выращивания пленки MX2 использовалась пластина Si/SiO2.
В imec уверены, что это показывает, что перенос слоя - жизнеспособный вариант для 2D-напыления материалов. Предлагаемый техпроцесс использует совместимые с пластинами 300 мм этапы изготовления, которые хорошо известны в производстве микросхем, в контексте 3D SoC и интеграции чиплетов. (..)
👍4
(9) Перенос слоев, примененный к лабораторным нанолистам GAA: хорошее соответствие слоев и качество
Команда imec применила знания, полученные при переносе слоев на планарных устройствах, к тестовым носителям нанолистов GAA. Утверждается, что так удалось получить лабораторные nFET MX2 с превосходным соответствием, однородностью и качеством слоев. Перенос слоев — интересный подход к формированию каналов нанолистов (а также может использоваться в перспективе и для CFET), который предпочтительно выполнять при температурах ниже 600 °C.
Кроме того, на IEDM 2024 imec впервые сообщила о функциональных многослойных нанолистовых FET с каналами MoS2, сформированными с помощью переноса слоев на 300-миллиметровые целевые пластины. Устройство показывает сопоставимый Ion (~451 мкА/мкм) и рекордный коэффициент включения-выключения (>10^9) по сравнению с современным уровнем техники. Знания, полученные в рамках экспериментов с планарными устройствами, использовались для разработки критически важных модулей, включая модуль затвора [13].
В качестве альтернативы imec исследует прямой рост 2D-материалов при пониженных температурах, что может обеспечить получение слоев хорошего качества, но только при осаждении на меньших, выборочных участках. (..)
Рисунок 6 – Поперечное сечение в ПЭМ монослойного нанолиста MoS2 с металлом high-k и затвором, полностью обернутым вокруг канала (представлено на IEDM 2024).
Команда imec применила знания, полученные при переносе слоев на планарных устройствах, к тестовым носителям нанолистов GAA. Утверждается, что так удалось получить лабораторные nFET MX2 с превосходным соответствием, однородностью и качеством слоев. Перенос слоев — интересный подход к формированию каналов нанолистов (а также может использоваться в перспективе и для CFET), который предпочтительно выполнять при температурах ниже 600 °C.
Кроме того, на IEDM 2024 imec впервые сообщила о функциональных многослойных нанолистовых FET с каналами MoS2, сформированными с помощью переноса слоев на 300-миллиметровые целевые пластины. Устройство показывает сопоставимый Ion (~451 мкА/мкм) и рекордный коэффициент включения-выключения (>10^9) по сравнению с современным уровнем техники. Знания, полученные в рамках экспериментов с планарными устройствами, использовались для разработки критически важных модулей, включая модуль затвора [13].
В качестве альтернативы imec исследует прямой рост 2D-материалов при пониженных температурах, что может обеспечить получение слоев хорошего качества, но только при осаждении на меньших, выборочных участках. (..)
Рисунок 6 – Поперечное сечение в ПЭМ монослойного нанолиста MoS2 с металлом high-k и затвором, полностью обернутым вокруг канала (представлено на IEDM 2024).
❤3👍2
(10) Интеграционная платформа размером 300 мм для 2D-планарных pFET
До сих пор большинство усилий по интеграции было приложено к устройствам n-типа. На IEDM 2023 imec в сотрудничестве с Intel впервые показали продемонстрировал интегрированные на пластину 300-мм планарные транзисторы WSe2 pFET, используя тот же технологический процесс, что и для MoS2 nFET [14].
Команды также представили четкий анализ влияния размера зерна кристалла на производительность и надежность устройства.
Путь к повышению надежности и снижению изменчивости
В предыдущие годы imec и Венский технический университет (группа профессора Тибора Грассера) достигли прогресса в количественной оценке надежности и изменчивости устройств на основе 2D-материалов. Они изучили влияние, например, толщины 2D-слоя, размера и ориентации кристаллического зерна, а также шаблона 2D-роста на производительность 300-миллиметровых интегрированных планарных устройств MX2. Они также смогли определить основную причину проблем надежности и изменчивости и теперь работают над решениями. [15]
Решение оставшихся проблем: совместные усилия
Хотя различные исследовательские группы по всему миру добились больших успехов, все еще необходимы некоторые технологические прорывы, чтобы преодолеть перечисленные сложности и проложить путь к крупносерийному производству с использованием передовых узлах.
Imec определяет совместимое с фабриками и привычными для них техпроцессами:
▫️ формирование контактов истока/стока,
▫️ контролируемое легирование
▫️ возможность использования КМОП с устройствами MX2 (т. е. интеграцию полевых транзисторов p- и n-типа вместе)
как наиболее критические препятствия на пути вперед.
Решение этих проблем требует совместных усилий с участием лидеров отрасли, университетских групп и научно-исследовательских институтов, а также разработчиков производственного оборудования.
В случае решения этих проблем будущее двумерных материалов выглядит светлым. Они не только обещают продвинуть дорожную карту перевода изготовления микросхем цифровой логики по техпроцессу A7, но их характеристики также позволяют расширить область применения далеко за пределы только цифровой логики.
Благодаря чрезвычайно низкому току в выключенном состоянии перспективные узлы демонстрируют потенциал для применения во встроенных приложениях DRAM — возможно, начиная с узла A7 и далее.
Кроме того, транспортные свойства «поверхностноподобных» двумерных материалов очень легко нарушить, и это делает их идеально подходящими для вероятностных вычислений или даже приложений машинного обучения.
==
На этом пересказ завершен, надеюсь, несмотря на большой объем текста, вам было интересно с ним ознакомиться. Список литературы и оригинал публикации вы можете найти на сайте imec.
@RUSmicro
До сих пор большинство усилий по интеграции было приложено к устройствам n-типа. На IEDM 2023 imec в сотрудничестве с Intel впервые показали продемонстрировал интегрированные на пластину 300-мм планарные транзисторы WSe2 pFET, используя тот же технологический процесс, что и для MoS2 nFET [14].
Команды также представили четкий анализ влияния размера зерна кристалла на производительность и надежность устройства.
Путь к повышению надежности и снижению изменчивости
В предыдущие годы imec и Венский технический университет (группа профессора Тибора Грассера) достигли прогресса в количественной оценке надежности и изменчивости устройств на основе 2D-материалов. Они изучили влияние, например, толщины 2D-слоя, размера и ориентации кристаллического зерна, а также шаблона 2D-роста на производительность 300-миллиметровых интегрированных планарных устройств MX2. Они также смогли определить основную причину проблем надежности и изменчивости и теперь работают над решениями. [15]
Решение оставшихся проблем: совместные усилия
Хотя различные исследовательские группы по всему миру добились больших успехов, все еще необходимы некоторые технологические прорывы, чтобы преодолеть перечисленные сложности и проложить путь к крупносерийному производству с использованием передовых узлах.
Imec определяет совместимое с фабриками и привычными для них техпроцессами:
▫️ формирование контактов истока/стока,
▫️ контролируемое легирование
▫️ возможность использования КМОП с устройствами MX2 (т. е. интеграцию полевых транзисторов p- и n-типа вместе)
как наиболее критические препятствия на пути вперед.
Решение этих проблем требует совместных усилий с участием лидеров отрасли, университетских групп и научно-исследовательских институтов, а также разработчиков производственного оборудования.
В случае решения этих проблем будущее двумерных материалов выглядит светлым. Они не только обещают продвинуть дорожную карту перевода изготовления микросхем цифровой логики по техпроцессу A7, но их характеристики также позволяют расширить область применения далеко за пределы только цифровой логики.
Благодаря чрезвычайно низкому току в выключенном состоянии перспективные узлы демонстрируют потенциал для применения во встроенных приложениях DRAM — возможно, начиная с узла A7 и далее.
Кроме того, транспортные свойства «поверхностноподобных» двумерных материалов очень легко нарушить, и это делает их идеально подходящими для вероятностных вычислений или даже приложений машинного обучения.
==
На этом пересказ завершен, надеюсь, несмотря на большой объем текста, вам было интересно с ним ознакомиться. Список литературы и оригинал публикации вы можете найти на сайте imec.
@RUSmicro
imec
2D-material based devices in the logic scaling roadmap | imec
2D materials are promising to extend the logic technology roadmap, but developments are needed towards industrial adoption. Read about imec’s unique approach.
🔥1
🇷🇺 Промышленная электроника. Промышленные контроллеры. Россия
На российском рынке ПЛК появится еще один участник – с немалыми амбициями
В проект по выпуску промышленных контроллеров для энергетики решил вложиться Александр Калинин (известный по Аквариусу и другим проектам) и экс-вице-президент Ланита Сергей Белкин. Об этом рассказывает CNews, но подробностей пока маловато.
Производить ПЛК планируется в Пензе, где для этого предприниматели приобрели промышленное предприятие. Интересно, какое – в Пензе есть, например, ООО НПО Техноинтеграция, с опытом сборки и программирования ПЛК, а также НПФ КРУГ, которое выпускает ПЛК? Таких данных нет, не называется и объем инвестиций в проект. Для проекта создано ООО ЦР.
Г-н Белкин оценивает рынок ПЛК в России в более, чем 200 млрд рублей и собирается двигаться к производству от 100 тысяч ПЛК в год и более.
100 тысяч в год, это очень большой объем. Если примерно оценить стоимость ПЛК среднего класса в 100-200 тысяч рублей, то 100 тысяч в год, это 10-20 млрд руб., то есть это претензия на занятие двузначной доли российского рынка ПЛК.
После ухода с нашего рынка ряда зарубежных компаний, а доминировали на рынке компании из США, Европы и Японии, освободившееся место заняли частично китайские, индийские и турецкие производители, а также в 4-5 раз нарастили свою долю рынка российские производители ПЛК.
Выделю несколько крупнейших участников этого рынка - московскую ОВЕН, питерскую Сегнетикс, Текон, Контар и другие, всего их более двух десятков, на долю рынка основных игроков приходится менее 20% рынка, так что можно говорить о его высокой диверсификации. Так что новому игроку придется столкнуться с конкуренцией.
Сложности на российском рынке ПЛК традиционные, общие для многих видов электроники - отсутствие собственных электронных компонентов, прежде всего, современных микропроцессоров достаточно производительных и доступных серийно, высокоточных АЦП/ЦАП и других необходимых аналоговых компонентов.
Российское ПО пока что не достигло всех привычных функциональностей западного ПО типа Siemens TIA Portal, Rockwell Studio 5000 и т.п., переход на Нейтрино или Astra Linuх требует переписывания драйверов. Переход с Profinet или Ether CAT на другие решения может снижать совместимость с оборудованием.
Есть и кадровая проблема, специалистов по проектированию и программированию ПЛК найти сложно, да еще с опытом программирования российских процессоров. Большинство из существующих могут работать с Siemens/Rockwell, но не с отечественными средами. Необходимости соответствия требованиям ФСТЭК/ФСБ добавляют сложностей разработкам.
Современные решения подразумевают опору на ИИ, например, для предиктивной аналитики, но российские процессоры как правило, не рассчитаны на нагрузки, характерные для ИИ.
Безусловно, ограничителем могут быть финансы. Разработка ПЛК с нуля может стоить десятки миллионов рублей, ближе к сотне, но если эта стоимость "упадет" в цену нескольких ПЛК, их никто не купит из-за заоблачной цены. Отсюда, вероятно, и планы выпускать десятки тысяч ПЛК в год, чтобы "размазать" по ним стоимость разработки.
Исходя из ниши – атомная и другая энергетика, можно предположить, что речь идет о специализированных ПЛК, от которых требуется работа в экстремальных условиях - с широким температурным диапазоном, радстойкость компонентов, российские процессоры и российское ПО (для полной импортнезависимости), поддержка отечественной криптографии. Впрочем, это лишь гипотезы.
@RUSmicro, картинка ПЛК Schneider - для примера, а то некоторые путают промышленные контроллеры с микроконтроллерами (хотя последние тоже могут играть роль промышленных контроллеров в каких-то совсем простеньких применениях).
#ПЛК
На российском рынке ПЛК появится еще один участник – с немалыми амбициями
В проект по выпуску промышленных контроллеров для энергетики решил вложиться Александр Калинин (известный по Аквариусу и другим проектам) и экс-вице-президент Ланита Сергей Белкин. Об этом рассказывает CNews, но подробностей пока маловато.
Производить ПЛК планируется в Пензе, где для этого предприниматели приобрели промышленное предприятие. Интересно, какое – в Пензе есть, например, ООО НПО Техноинтеграция, с опытом сборки и программирования ПЛК, а также НПФ КРУГ, которое выпускает ПЛК? Таких данных нет, не называется и объем инвестиций в проект. Для проекта создано ООО ЦР.
Г-н Белкин оценивает рынок ПЛК в России в более, чем 200 млрд рублей и собирается двигаться к производству от 100 тысяч ПЛК в год и более.
100 тысяч в год, это очень большой объем. Если примерно оценить стоимость ПЛК среднего класса в 100-200 тысяч рублей, то 100 тысяч в год, это 10-20 млрд руб., то есть это претензия на занятие двузначной доли российского рынка ПЛК.
После ухода с нашего рынка ряда зарубежных компаний, а доминировали на рынке компании из США, Европы и Японии, освободившееся место заняли частично китайские, индийские и турецкие производители, а также в 4-5 раз нарастили свою долю рынка российские производители ПЛК.
Выделю несколько крупнейших участников этого рынка - московскую ОВЕН, питерскую Сегнетикс, Текон, Контар и другие, всего их более двух десятков, на долю рынка основных игроков приходится менее 20% рынка, так что можно говорить о его высокой диверсификации. Так что новому игроку придется столкнуться с конкуренцией.
Сложности на российском рынке ПЛК традиционные, общие для многих видов электроники - отсутствие собственных электронных компонентов, прежде всего, современных микропроцессоров достаточно производительных и доступных серийно, высокоточных АЦП/ЦАП и других необходимых аналоговых компонентов.
Российское ПО пока что не достигло всех привычных функциональностей западного ПО типа Siemens TIA Portal, Rockwell Studio 5000 и т.п., переход на Нейтрино или Astra Linuх требует переписывания драйверов. Переход с Profinet или Ether CAT на другие решения может снижать совместимость с оборудованием.
Есть и кадровая проблема, специалистов по проектированию и программированию ПЛК найти сложно, да еще с опытом программирования российских процессоров. Большинство из существующих могут работать с Siemens/Rockwell, но не с отечественными средами. Необходимости соответствия требованиям ФСТЭК/ФСБ добавляют сложностей разработкам.
Современные решения подразумевают опору на ИИ, например, для предиктивной аналитики, но российские процессоры как правило, не рассчитаны на нагрузки, характерные для ИИ.
Безусловно, ограничителем могут быть финансы. Разработка ПЛК с нуля может стоить десятки миллионов рублей, ближе к сотне, но если эта стоимость "упадет" в цену нескольких ПЛК, их никто не купит из-за заоблачной цены. Отсюда, вероятно, и планы выпускать десятки тысяч ПЛК в год, чтобы "размазать" по ним стоимость разработки.
Исходя из ниши – атомная и другая энергетика, можно предположить, что речь идет о специализированных ПЛК, от которых требуется работа в экстремальных условиях - с широким температурным диапазоном, радстойкость компонентов, российские процессоры и российское ПО (для полной импортнезависимости), поддержка отечественной криптографии. Впрочем, это лишь гипотезы.
@RUSmicro, картинка ПЛК Schneider - для примера, а то некоторые путают промышленные контроллеры с микроконтроллерами (хотя последние тоже могут играть роль промышленных контроллеров в каких-то совсем простеньких применениях).
#ПЛК
👍11😁1🤔1
🇷🇺 Регулирование. Господдержка. Льготные кредиты. Россия
Льготные кредиты придут на смену госсубсидиям?
В Минпромторге, похоже, готовы отказаться от практики выдачи госсубсидий производителям и разработчикам электронных компонентов. Вместо этого отрасли предложено использовать льготное кредитование.
Разработчики промышленной инфраструктуры смогут обращаться за займами в ФРП (Фонд развития промышленности), а разработчикам электронных компонентов предлагается выбирать между РНФ (Российским научным фондом), фондом Сколково, ФСИ (Фонд содействия инновациям более известный как фонд Бортника). Для науки в РНФ обещают сохранить грантовый механизм. Об этом сегодня сообщают Ведомости.
Конкретики правил предоставления новых мер поддержки пока нет, их обещают определить в 2H2025.
До сих пор разработчики электроники могли обращаться за субсидиями в рамках ПП №109 от 17.02.2016 и №1252 от 24.07.2021.
В 2023 году на развитие микроэлектроники было направлено около 147 млрд руб. госсредств. Данные по 2024-2025 году не сообщаются.
Что повлияло на такое решение?
Причин может быть несколько.
Во-первых, вероятны бюджетные ограничения, несмотря на важность стратегической задачи развития микроэлектроники в РФ.
Во-вторых, на рынке вызревало отношение к госсубсидиям, как к своего рода «опасным» деньгам. И другие.
Возможно, что в Минпромторге учитывали не одну, а набор такого рода причин. Могли, например, повлиять бюджетные ограничения, неэффективность и нецелевой характер использования субсидий в отдельных случаях, в целом, желание перейти от прямого финансирования к рыночным механизмам. Выдача субсидий подразумевала больше ответственности для их получателей, поскольку она могла создать риск уголовной ответственности за нецелевое использование. Как минимум, в теории.
Косвенно о том, что механизм субсидий был неудобным свидетельствует то, что АРПЭ в феврале 2025 года обращалась в Минпромторг с просьбами увеличить сроки отчетности и освободить от ответственности за недостижение заданных результатов. Особенно это стало актуально в условиях антироссийских санкций.
Кредитование – в целом менее выгодный вариант для отрасли, чем субсидирование. Но оно может помочь отделить здоровые бизнесы от тех, которые способны существовать только в тепличных условиях господдержки. Но без тепличных условий выжить способны далеко не все.
Я, в целом, сторонник развития бизнесов на заемные средства, причем в обычной, а не в льготной конфигурации (конечно, при здоровой КС в 3-4%, а не в 20%). Но есть нюансы. Мы существуем не вакууме, а если посмотреть на зарубежную практику, то там в ряде стран государства серьезно и системно поддерживают развитие отрасли микроэлектроники деньгами. Разве что в США начали разворот от этой практике. Но в США такая турбулентность, что завтра все может поменяться вновь и в целом за дымом событий сейчас трудно разобрать, что же происходит.
Льготный кредит – процедура с меньшими личными рисками для менеджмента компании. Но получение кредита может стать длительной бюрократической процедурой с излишними барьерами, например требуется соответствовать требованиям детального технико-экономического обоснования или научной экспертизы.
Это движение в сторону упрощения жизни для крупных компаний, но стартапы и НИОКР окажутся под большей угрозой, если им не выделят отдельную грантовую поддержку. Крупные компании могут в качестве гарантий возврата кредита предоставить залоговое имущество, которого может не быть у стартапов.
Необходимость возврата кредитов заставит компании оптимизировать расходы и фокусироваться на рентабельных, а не инновационных продуктах. За бортом могут остаться исследования и продукты, носящие стратегическое значение, которые не могут дать быстрой окупаемости, что было бы печально. Надеюсь, регуляторы обратят на это внимание.
В общем, пока что ясно, что правила игры опять меняются. Деталей, как всегда, кот наплакал. И это не радует, даже если изменения будут к лучшему.
@RUSmicro
#регулирование #субсидирование #льготныекредиты
Льготные кредиты придут на смену госсубсидиям?
В Минпромторге, похоже, готовы отказаться от практики выдачи госсубсидий производителям и разработчикам электронных компонентов. Вместо этого отрасли предложено использовать льготное кредитование.
Разработчики промышленной инфраструктуры смогут обращаться за займами в ФРП (Фонд развития промышленности), а разработчикам электронных компонентов предлагается выбирать между РНФ (Российским научным фондом), фондом Сколково, ФСИ (Фонд содействия инновациям более известный как фонд Бортника). Для науки в РНФ обещают сохранить грантовый механизм. Об этом сегодня сообщают Ведомости.
Конкретики правил предоставления новых мер поддержки пока нет, их обещают определить в 2H2025.
До сих пор разработчики электроники могли обращаться за субсидиями в рамках ПП №109 от 17.02.2016 и №1252 от 24.07.2021.
В 2023 году на развитие микроэлектроники было направлено около 147 млрд руб. госсредств. Данные по 2024-2025 году не сообщаются.
Что повлияло на такое решение?
Причин может быть несколько.
Во-первых, вероятны бюджетные ограничения, несмотря на важность стратегической задачи развития микроэлектроники в РФ.
Во-вторых, на рынке вызревало отношение к госсубсидиям, как к своего рода «опасным» деньгам. И другие.
Возможно, что в Минпромторге учитывали не одну, а набор такого рода причин. Могли, например, повлиять бюджетные ограничения, неэффективность и нецелевой характер использования субсидий в отдельных случаях, в целом, желание перейти от прямого финансирования к рыночным механизмам. Выдача субсидий подразумевала больше ответственности для их получателей, поскольку она могла создать риск уголовной ответственности за нецелевое использование. Как минимум, в теории.
Косвенно о том, что механизм субсидий был неудобным свидетельствует то, что АРПЭ в феврале 2025 года обращалась в Минпромторг с просьбами увеличить сроки отчетности и освободить от ответственности за недостижение заданных результатов. Особенно это стало актуально в условиях антироссийских санкций.
Кредитование – в целом менее выгодный вариант для отрасли, чем субсидирование. Но оно может помочь отделить здоровые бизнесы от тех, которые способны существовать только в тепличных условиях господдержки. Но без тепличных условий выжить способны далеко не все.
Я, в целом, сторонник развития бизнесов на заемные средства, причем в обычной, а не в льготной конфигурации (конечно, при здоровой КС в 3-4%, а не в 20%). Но есть нюансы. Мы существуем не вакууме, а если посмотреть на зарубежную практику, то там в ряде стран государства серьезно и системно поддерживают развитие отрасли микроэлектроники деньгами. Разве что в США начали разворот от этой практике. Но в США такая турбулентность, что завтра все может поменяться вновь и в целом за дымом событий сейчас трудно разобрать, что же происходит.
Льготный кредит – процедура с меньшими личными рисками для менеджмента компании. Но получение кредита может стать длительной бюрократической процедурой с излишними барьерами, например требуется соответствовать требованиям детального технико-экономического обоснования или научной экспертизы.
Это движение в сторону упрощения жизни для крупных компаний, но стартапы и НИОКР окажутся под большей угрозой, если им не выделят отдельную грантовую поддержку. Крупные компании могут в качестве гарантий возврата кредита предоставить залоговое имущество, которого может не быть у стартапов.
Необходимость возврата кредитов заставит компании оптимизировать расходы и фокусироваться на рентабельных, а не инновационных продуктах. За бортом могут остаться исследования и продукты, носящие стратегическое значение, которые не могут дать быстрой окупаемости, что было бы печально. Надеюсь, регуляторы обратят на это внимание.
В общем, пока что ясно, что правила игры опять меняются. Деталей, как всегда, кот наплакал. И это не радует, даже если изменения будут к лучшему.
@RUSmicro
#регулирование #субсидирование #льготныекредиты
Ведомости
Минпромторг откажется от субсидий на радиоэлектронику
Вместо этого производители и разработчики смогут взять льготный кредит
👍6❤1😁1🤔1👀1
🇷🇺 Микроконтроллеры. RISC-V. Россия
Элвис представила микроконтроллер MS1 с системой команд RISС-V
Микропроцессор включает ядро, сигнальную подсистему и базовый набор интерфейсов, которые можно расширить. Предлагается использовать как обычный микроконтроллер общего назначения, но также, например, в качестве процессора baseband в узкополосных системах (LoRA, zigbee, dmr и проприетарных), а также для обработки данных с аналоговых сенсоров.
Может быть использована в решениях образовательного типа для изучения RISC-V или построения учебных радиостанций.
Кроме микроконтроллера Элвис подготовил и отладочную плату.
Характеристики:
▫️ До 280 МГц
▫️ 32 бит, суперскалярный, 9-стадийный конвейер, кэш инструкций 16 кБ, coremark 4.45 / МГц.
▫️ Память однотактовая накристальная, 512 кБ и четырехтактовая накристальная, 2 МБ
▫️ АЦП 10 бит, до 19.2 МГц; ЦАП 12 бит, до 19.2 МГц. DFE (digital front-end).
▫️ Есть цифровая фильтрация, передискретизация, цифровое гетеродинирование, DMA для организации обмена с CPU.
▫️PLL: встроенный умножитель/делитель входной частоты
▫️ JTAG: поддержка Open OCD; максимальная частота 25 МГц
▫️ Загрузка: SPI/QSPI с поддержкой XIP
▫️ Периферия: GPIO, 8 линий с поддержкой прерываний; UART; SPI (x2 CS при загрузке по QSPI)
▫️ Питание: ядро -1.1В +/- 5%; периферия – 3.3В +/- 5%
▫️ Корпус: QFN88, 10x10 мм
Не говорится, где производится кристалл и где упаковывается эта микросхема.
@RUSmicro
#RISCV #микроконтроллер
Элвис представила микроконтроллер MS1 с системой команд RISС-V
Микропроцессор включает ядро, сигнальную подсистему и базовый набор интерфейсов, которые можно расширить. Предлагается использовать как обычный микроконтроллер общего назначения, но также, например, в качестве процессора baseband в узкополосных системах (LoRA, zigbee, dmr и проприетарных), а также для обработки данных с аналоговых сенсоров.
Может быть использована в решениях образовательного типа для изучения RISC-V или построения учебных радиостанций.
Кроме микроконтроллера Элвис подготовил и отладочную плату.
Характеристики:
▫️ До 280 МГц
▫️ 32 бит, суперскалярный, 9-стадийный конвейер, кэш инструкций 16 кБ, coremark 4.45 / МГц.
▫️ Память однотактовая накристальная, 512 кБ и четырехтактовая накристальная, 2 МБ
▫️ АЦП 10 бит, до 19.2 МГц; ЦАП 12 бит, до 19.2 МГц. DFE (digital front-end).
▫️ Есть цифровая фильтрация, передискретизация, цифровое гетеродинирование, DMA для организации обмена с CPU.
▫️PLL: встроенный умножитель/делитель входной частоты
▫️ JTAG: поддержка Open OCD; максимальная частота 25 МГц
▫️ Загрузка: SPI/QSPI с поддержкой XIP
▫️ Периферия: GPIO, 8 линий с поддержкой прерываний; UART; SPI (x2 CS при загрузке по QSPI)
▫️ Питание: ядро -1.1В +/- 5%; периферия – 3.3В +/- 5%
▫️ Корпус: QFN88, 10x10 мм
Не говорится, где производится кристалл и где упаковывается эта микросхема.
@RUSmicro
#RISCV #микроконтроллер
👍19🤔1
🇷🇺 Отечественное производство. Память. Модули памяти. Россия
Линейка памяти DDR GS Nanotech – в реестре Мипромторга
Баллы, достаточные для попадания в Реестр (35 баллов) дали отечественные печатные платы 6-го класса точности. С постановкой на производство таких сложных плат предприятию пришлось повозиться порядка года, но компания утверждает, что смогла достичь стабильного качества производства.
Разработка, тестирование и производство DDR выполняется на производственной базе GS Nanotech в Калининградской области. Пластины с полупроводниковыми структурами закупаются по импорту у разных поставщиков.
Речь идет о двух изделиях:
🔸 SO-DIMM: 260 пин с конфигурацией микросхем памяти 1024M/2048Mx64 бит для ноутбуков, моноблоков, тонких клиентов
🔸 U-DIMM: 288 пин, 2048Mx64 бит для АРМ, ПК.
Оба исполнения поддерживают тактовую частоту 3200 МГц и выпускаются с объемом памяти 8/16/32 Гбайт, а также соответствуют стандарту JEDEC JESD-79–4.
@RUSmicro
#память #DDR #реестр
Линейка памяти DDR GS Nanotech – в реестре Мипромторга
Баллы, достаточные для попадания в Реестр (35 баллов) дали отечественные печатные платы 6-го класса точности. С постановкой на производство таких сложных плат предприятию пришлось повозиться порядка года, но компания утверждает, что смогла достичь стабильного качества производства.
Разработка, тестирование и производство DDR выполняется на производственной базе GS Nanotech в Калининградской области. Пластины с полупроводниковыми структурами закупаются по импорту у разных поставщиков.
Речь идет о двух изделиях:
🔸 SO-DIMM: 260 пин с конфигурацией микросхем памяти 1024M/2048Mx64 бит для ноутбуков, моноблоков, тонких клиентов
🔸 U-DIMM: 288 пин, 2048Mx64 бит для АРМ, ПК.
Оба исполнения поддерживают тактовую частоту 3200 МГц и выпускаются с объемом памяти 8/16/32 Гбайт, а также соответствуют стандарту JEDEC JESD-79–4.
@RUSmicro
#память #DDR #реестр
👍13❤1🔥1
🇷🇺 Партнерства. Компоненты. Россия
Микрон и Глонасс договорились сотрудничать
«Предметом соглашения является развитие научно-технического, производственного и кадрового потенциала российской микроэлектронной отрасли, реализация совместных проектов, программ и мероприятий по таким направлениям как машиностроение, сельское хозяйство, строительство, космос, медицина, транспорт, энергетика, металлургия, искусственный интеллект и комплексная безопасность, а также продвижение на рынки решений сложных технических систем и отраслевых экосистем в этих сферах».
SIM-карта Микрона - полностью российское решение для аутентификации пользователя в сети, в которой используется отечественная микросхема 1-го уровня MIK51SM144D производства Микрона, разработанная совместно с НИИ Молекулярной электроники (НИИМЭ) при поддержке Минпромторга РФ.
Технические характеристики SIM-карты Микрона:
▫️ поддерживаемые стандарты мобильной связи: 2G, 3G, 4G;
▫️ удаленное обновление профиля SIM карты OTA (over-the-air);
▫️ аутентификация в сети: поддержка международных алгоритмов Milenage, а также отечественных алгоритмов S3G;
▫️ протоколы защиты ІР-трафика российскими криптографическими алгоритмами - IPSec, TLS 1.2;
▫️ другие протоколы защиты трафика (в стандартах NB-IoT, LoRa и др.) – CRISP (ГОСТ Р 71252–2024);
▫️ поддержка современных криптографических алгоритмов ГОСТ Р34.10-12, ГОСТ Р34.11-12, ГОСТ Р34.12-15/18, ГОСТ Р34.13-15/18;
▫️ поддержка мобильной усиленной квалифицированной электронной подписи;
▫️ форм-факторы - 2FF, 3FF, 4FF, MFF2 (DFN8).
@RUSmicro
Микрон и Глонасс договорились сотрудничать
«Предметом соглашения является развитие научно-технического, производственного и кадрового потенциала российской микроэлектронной отрасли, реализация совместных проектов, программ и мероприятий по таким направлениям как машиностроение, сельское хозяйство, строительство, космос, медицина, транспорт, энергетика, металлургия, искусственный интеллект и комплексная безопасность, а также продвижение на рынки решений сложных технических систем и отраслевых экосистем в этих сферах».
«Одной из своих первостепенных задач мы видим в продвижении продуктов и решений, основанных на российских технологиях. В числе первых совместных проектов мы планируем тестирование SIM-карты Микрона для применения в продуктах АО «ГЛОНАСС». Уверен, что сотрудничество с Микроном ускорит внедрение отечественных импортонезависимых решений на основе госинформсистемы «ЭРА-ГЛОНАСС», - отметил Игорь Чурсин, советник генерального директора АО «ГЛОНАСС».
SIM-карта Микрона - полностью российское решение для аутентификации пользователя в сети, в которой используется отечественная микросхема 1-го уровня MIK51SM144D производства Микрона, разработанная совместно с НИИ Молекулярной электроники (НИИМЭ) при поддержке Минпромторга РФ.
Технические характеристики SIM-карты Микрона:
▫️ поддерживаемые стандарты мобильной связи: 2G, 3G, 4G;
▫️ удаленное обновление профиля SIM карты OTA (over-the-air);
▫️ аутентификация в сети: поддержка международных алгоритмов Milenage, а также отечественных алгоритмов S3G;
▫️ протоколы защиты ІР-трафика российскими криптографическими алгоритмами - IPSec, TLS 1.2;
▫️ другие протоколы защиты трафика (в стандартах NB-IoT, LoRa и др.) – CRISP (ГОСТ Р 71252–2024);
▫️ поддержка современных криптографических алгоритмов ГОСТ Р34.10-12, ГОСТ Р34.11-12, ГОСТ Р34.12-15/18, ГОСТ Р34.13-15/18;
▫️ поддержка мобильной усиленной квалифицированной электронной подписи;
▫️ форм-факторы - 2FF, 3FF, 4FF, MFF2 (DFN8).
@RUSmicro
👍12
🇷🇺 Регулирование. Микросхемы. ПП №719. Россия
Подготовлен проект изменений ПП №719, узнала Кристина Холупова, CNews, который перестроит оценку микросхем с почти ставших привычными уровней российскости на все более популярные баллы.
Ожидается, что баллы будут начислять за РАЗРАБОТКУ, использование российского ПО, применение СФ блоков собственной разработки.
Это решение окажет значительное влияние на отрасль.
Плюсы
Можно ожидать такие положительные эффекты, как активизация разработки собственных СФ блоков и ПО, раз за них можно будет получить баллы. Это должно позитивно сказаться на кооперации в отрасли. Это может снизить зависимость от зарубежных IP-ядер и, по цепочке следствий, от зарубежных EDA.
Минусы
Среди потенциальных негативных эффектов возможно усложнение сертификации из-за бюрократизации. Назначение баллов не будет тривиальным процессом.
Есть и проблема кадров - не каждое российское предприятие имеет достаточно специалистов того уровня, который позволяет создавать СФ-блоки необходимого уровня.
Можно ожидать, что российские микросхемы, разработанные в рамках балльных требований будут все более оригинальными, что может затруднить их экспорт, а также экспорт СФ-блоков.
Рост количества российских СФ-блоков стимулирует разработку отечественных систем автоматизированного проектирования микросхем.
Итого
В целом инициатива предоставляется грамотной и своевременной, при условии минимума бюрократических препон и поддержи государством инвестиций в R&D.
@RUSmicro
#регулирование #баллы #микросхемы
Подготовлен проект изменений ПП №719, узнала Кристина Холупова, CNews, который перестроит оценку микросхем с почти ставших привычными уровней российскости на все более популярные баллы.
Ожидается, что баллы будут начислять за РАЗРАБОТКУ, использование российского ПО, применение СФ блоков собственной разработки.
Это решение окажет значительное влияние на отрасль.
Плюсы
Можно ожидать такие положительные эффекты, как активизация разработки собственных СФ блоков и ПО, раз за них можно будет получить баллы. Это должно позитивно сказаться на кооперации в отрасли. Это может снизить зависимость от зарубежных IP-ядер и, по цепочке следствий, от зарубежных EDA.
Минусы
Среди потенциальных негативных эффектов возможно усложнение сертификации из-за бюрократизации. Назначение баллов не будет тривиальным процессом.
Есть и проблема кадров - не каждое российское предприятие имеет достаточно специалистов того уровня, который позволяет создавать СФ-блоки необходимого уровня.
Можно ожидать, что российские микросхемы, разработанные в рамках балльных требований будут все более оригинальными, что может затруднить их экспорт, а также экспорт СФ-блоков.
Рост количества российских СФ-блоков стимулирует разработку отечественных систем автоматизированного проектирования микросхем.
Итого
В целом инициатива предоставляется грамотной и своевременной, при условии минимума бюрократических препон и поддержи государством инвестиций в R&D.
@RUSmicro
#регулирование #баллы #микросхемы
CNews.ru
Чтобы «поставить заслон переклейкам», власти хотят ввести для чипов особые «баллы российскости» - CNews
Власти планируют изменить принципы присвоения статуса отечественных интегральным схемам. Их планируют признавать...
👍17❤1🔥1
🇷🇺 Производственное оборудование. ЖХО. Россия
В ЭСТО разработали транспортный перегрузочный модуль для машины ЖХО
Этот проект начался в 2023 году, как совместный с НИИС им Ю.Е. Седакова в рамках разработки установки жидкостно-химической обработки полупроводниковых пластин. Такие машины используются в линии обработки пластин. С их помощью можно выполнять очистку, травление, снятие резиста, сушку, очистку поверхностей и другие операции.
За прошедшее время был выполнен цикл работ от проектирования и выпуска ПО до изготовления опытного образца модуля.
Транспортный перегрузочный модуль (ТПМ) линии жидкого травления обеспечивает автоматическое перемещение полупроводниковых пластин из двух позиций загрузки в общую буферную зону, откуда они будут перегружены в процессные ванны. Это устраняет необходимость ручного вмешательства оператора, сокращает временные задержки и повышает производительность всего производственного цикла.
Автоматизированный механизм ТПМ гарантирует точное положение каждой пластины перед её погружением в процессные ванны. Это важно, поскольку любые отклонения могут привести к дефектам на поверхности кристалла, снижающим качество конечной продукции.
К ТПМ предъявляют высокие требования по части чистоты воздуха. Для повышения плавности хода использован пневмопривод. Механизм привода выполнен с применением серводвигателя, чтобы обеспечить необходимую высокую точность позиционирования.
Разработанный модуль можно адаптировать для работы с пластинами 100, 150 и 200 мм.
Видео разработки модуля – на Rutube.
В России до последнего времени эксплуатировали в основном импортное оборудование ЖХО, прежде всего машины Tokyo Electron, Lam Research и ASML.
Линейку ЖХО от НИИС Седакова мы ждем, насколько помню, в 2026 году.
@RUSmicro
#ЖКО
В ЭСТО разработали транспортный перегрузочный модуль для машины ЖХО
Этот проект начался в 2023 году, как совместный с НИИС им Ю.Е. Седакова в рамках разработки установки жидкостно-химической обработки полупроводниковых пластин. Такие машины используются в линии обработки пластин. С их помощью можно выполнять очистку, травление, снятие резиста, сушку, очистку поверхностей и другие операции.
За прошедшее время был выполнен цикл работ от проектирования и выпуска ПО до изготовления опытного образца модуля.
Транспортный перегрузочный модуль (ТПМ) линии жидкого травления обеспечивает автоматическое перемещение полупроводниковых пластин из двух позиций загрузки в общую буферную зону, откуда они будут перегружены в процессные ванны. Это устраняет необходимость ручного вмешательства оператора, сокращает временные задержки и повышает производительность всего производственного цикла.
Автоматизированный механизм ТПМ гарантирует точное положение каждой пластины перед её погружением в процессные ванны. Это важно, поскольку любые отклонения могут привести к дефектам на поверхности кристалла, снижающим качество конечной продукции.
К ТПМ предъявляют высокие требования по части чистоты воздуха. Для повышения плавности хода использован пневмопривод. Механизм привода выполнен с применением серводвигателя, чтобы обеспечить необходимую высокую точность позиционирования.
Разработанный модуль можно адаптировать для работы с пластинами 100, 150 и 200 мм.
Видео разработки модуля – на Rutube.
В России до последнего времени эксплуатировали в основном импортное оборудование ЖХО, прежде всего машины Tokyo Electron, Lam Research и ASML.
Линейку ЖХО от НИИС Седакова мы ждем, насколько помню, в 2026 году.
@RUSmicro
#ЖКО
RUTUBE
Процесс производства транспортного перегрузочного модуля
ЭСТО развивает направление транспортных роботизированных систем. В марте 2025 года специалисты компании завершили разработку транспортного перегрузочного модуля для установки жидкостно-химической обработки полупроводниковых пластин.
👍24
🇳🇱 🇺🇸 Производственное оборудование. Упаковка. Нидерланды
Американская Applied Materials купила 9% в нидерландской BESI
BE Semiconductor Industries выпускает производственное оборудование для передовой упаковки полупроводников, прежде всего, инструменты для склеивания чипов (hybrid bonding). Другой ее акционер – вездесущая Blackrock. Об этом рассказывает Reuters в одной из немногих ныне новостей, посвященных чему-то, что не связано напрямую с тарифной суетой США.
Эта покупка скорее всего обозначает, что AMAT не разрабатывает собственное решение для склеивания кристаллов. Возможно, в дальнейшем AMAT попытается выкупить и оставшуюся часть компании, но пока что американцы заявили, что не собираются добиваться даже представительства в совете директоров, так что BESI сохранит свою независимость.
В отличие от традиционных методов, таких как микробусины (microbumps), гибридное соединение использует прямую металлизацию (медь-медь) и диэлектрическую адгезию, что значительно увеличивает плотность контактов и снижает энергопотребление.
Гибридное соединение позволяет в теории достигать плотности 10+ млн соединений на кв.см. Известные применения – TSMC SoIC, что используется в ускорителях Nvidia для объединения собственных кристаллов и памяти HBM. Идет разработка открытых стандартов, например, UCIe, которые должны обеспечить возможность для гибридного соединения чиплетов разных производителей.
@RUSmicro
#упаковка #гибридноесклеивание
Американская Applied Materials купила 9% в нидерландской BESI
BE Semiconductor Industries выпускает производственное оборудование для передовой упаковки полупроводников, прежде всего, инструменты для склеивания чипов (hybrid bonding). Другой ее акционер – вездесущая Blackrock. Об этом рассказывает Reuters в одной из немногих ныне новостей, посвященных чему-то, что не связано напрямую с тарифной суетой США.
Эта покупка скорее всего обозначает, что AMAT не разрабатывает собственное решение для склеивания кристаллов. Возможно, в дальнейшем AMAT попытается выкупить и оставшуюся часть компании, но пока что американцы заявили, что не собираются добиваться даже представительства в совете директоров, так что BESI сохранит свою независимость.
В отличие от традиционных методов, таких как микробусины (microbumps), гибридное соединение использует прямую металлизацию (медь-медь) и диэлектрическую адгезию, что значительно увеличивает плотность контактов и снижает энергопотребление.
Гибридное соединение позволяет в теории достигать плотности 10+ млн соединений на кв.см. Известные применения – TSMC SoIC, что используется в ускорителях Nvidia для объединения собственных кристаллов и памяти HBM. Идет разработка открытых стандартов, например, UCIe, которые должны обеспечить возможность для гибридного соединения чиплетов разных производителей.
@RUSmicro
#упаковка #гибридноесклеивание
Reuters
Applied Materials becomes largest shareholder of advanced packaging firm BESI
Applied Materials has bought a 9% stake in BE Semiconductor industries (BESI) , the U.S.-based computer chip equipment supplier said on Monday.
❤1
🇰🇷 Господдержка. Корея
Правительство Южной Кореи обещает поддержку отечественной полупроводниковой отрасли в объеме до $23 млрд
Это очевидный ответ правительства страны на просьбы помочь отрасли в условиях неопределенности, которую навязала глобальному рынку текущая администрация США и в ситуации быстро растущей конкуренции со стороны китайских производителей. Об этом сообщает Reuters.
В мае 2024 года сообщалось, что корейское правительство планирует выделить в качестве поддержки $19 млрд, так что речь идет об корректировке этой суммы в сторону ее наращивания.
Эти средства, прежде всего, призваны смягчить негативные последствия глобальных изменений для таких крупных участников мирового рынка, как Samsung Electronics и SK Hynix, которые отстали от глобальных конкурентов в теме проектирования микросхем цифровой логики и аналоговых микросхем, а также не смогли создать конкурентоспособное контрактное производство.
Полупроводниковая отрасль для Кореи – одна из ключевых из-за объема экспорта. В 2024 году экспорт полупроводников из Кореи составил $141.9 млрд, что составило до 21% общего экспорта страны. Китай – конкурент, но и важный партнер для Кореи, поставки корейских полупроводников в Китай составили $46.6 млрд (сравните с $10.7 млрд поставок в США).
Аналогичные меры поддержки в Корее обещаны и для компаний-автопроизводителей.
Ситуация складывается тяжелой для корейского бизнеса. Ориентироваться на китайский рынок можно лишь временно, т.к. в Китае не скрывают ни своих планов тотального импортзамещения, ни планов самой широкой международной экспансии. Это оставляет корейским производителям не так уж много перспектив при приоритетной ориентации на рынок Китая. Но и приоритетная ориентация на интересы США – непростая задача, корейским компаниям будет трудно прожить без экспорта в Китай или с тарифными барьерами США. Возможно, это заставит Samsung пересмотреть свои активности по созданию в США современного производства, которые ранее последовательно смещались вправо по временной шкале.
Так или иначе, пока что у корейских производителей еще есть некоторая фора технологического превосходства в нише HBM чипов, что подогревается растущим спросом на чипы ИИ, которые требуют этого типа памяти. Это делает корейские компании стратегически важными, прежде всего, для США, и оставляет им возможности заработка.
@RUSmicro
#господдержка
Правительство Южной Кореи обещает поддержку отечественной полупроводниковой отрасли в объеме до $23 млрд
Это очевидный ответ правительства страны на просьбы помочь отрасли в условиях неопределенности, которую навязала глобальному рынку текущая администрация США и в ситуации быстро растущей конкуренции со стороны китайских производителей. Об этом сообщает Reuters.
В мае 2024 года сообщалось, что корейское правительство планирует выделить в качестве поддержки $19 млрд, так что речь идет об корректировке этой суммы в сторону ее наращивания.
Эти средства, прежде всего, призваны смягчить негативные последствия глобальных изменений для таких крупных участников мирового рынка, как Samsung Electronics и SK Hynix, которые отстали от глобальных конкурентов в теме проектирования микросхем цифровой логики и аналоговых микросхем, а также не смогли создать конкурентоспособное контрактное производство.
Полупроводниковая отрасль для Кореи – одна из ключевых из-за объема экспорта. В 2024 году экспорт полупроводников из Кореи составил $141.9 млрд, что составило до 21% общего экспорта страны. Китай – конкурент, но и важный партнер для Кореи, поставки корейских полупроводников в Китай составили $46.6 млрд (сравните с $10.7 млрд поставок в США).
Аналогичные меры поддержки в Корее обещаны и для компаний-автопроизводителей.
Ситуация складывается тяжелой для корейского бизнеса. Ориентироваться на китайский рынок можно лишь временно, т.к. в Китае не скрывают ни своих планов тотального импортзамещения, ни планов самой широкой международной экспансии. Это оставляет корейским производителям не так уж много перспектив при приоритетной ориентации на рынок Китая. Но и приоритетная ориентация на интересы США – непростая задача, корейским компаниям будет трудно прожить без экспорта в Китай или с тарифными барьерами США. Возможно, это заставит Samsung пересмотреть свои активности по созданию в США современного производства, которые ранее последовательно смещались вправо по временной шкале.
Так или иначе, пока что у корейских производителей еще есть некоторая фора технологического превосходства в нише HBM чипов, что подогревается растущим спросом на чипы ИИ, которые требуют этого типа памяти. Это делает корейские компании стратегически важными, прежде всего, для США, и оставляет им возможности заработка.
@RUSmicro
#господдержка
Reuters
South Korea unveils $23 billion support package for chips amid US tariff uncertainty
The measures come in response to calls on the government to expand support at a time of growing policy uncertainty under the current U.S. administration and rising competition from Chinese rivals.
❤2👍1