hq-logic-fa-19.mp4
373.7 MB
جلسه نوزدهم - Adders - Carry skip adder - Priority encoders - Cascadable priority encoder - ALU - 8function ALU - input sensitivity - output in always statement - complete verilo
🆑 @Engineer_Computer
🆑 @Engineer_Computer
hq-logic-fa-20.mp4
236.9 MB
جلسه بیستم - PLD:programmable - Logic devices - ROM -ROM evolotion - PROM - EPROM - EEPROM
🆑 @Engineer_Computer
🆑 @Engineer_Computer
hq-logic-fa-21.mp4
243.6 MB
جلسه بیست و یکم - ROM - PLA folding - Programmable array - Logic , product term expansion - CPLD - Multiple PALs - FPGA structure - Evalution of FPGAs
🆑 @Engineer_Computer
🆑 @Engineer_Computer
hq-logic-fa-22.mp4
235.4 MB
جلسه بیست و دوم - D-latch - Resolving the transparancies - JK Flip-Flop - Toggol Filp-Flop - Binary counter with TFF - Synchronous counter
🆑 @Engineer_Computer
🆑 @Engineer_Computer
hq-logic-fa-24.mp4
262.2 MB
جلسه بیست و چهارم - Flip -Flop - D-type Flip Flop - Transition - edge Trigger - Rising & Falling edge
🆑 @Engineer_Computer
🆑 @Engineer_Computer
hq-logic-fa-25.mp4
264.5 MB
جلسه بیست و پنجم - Cross -coupled Latch - Serial input right shfter - Verilog description - Parallel load - Ring counters twisted
🆑 @Engineer_Computer
🆑 @Engineer_Computer
hq-logic-fa-26.mp4
175.1 MB
جلسه بیست و ششم - Counters - Hoffman model - Carry in & out and load input - Divider
🆑 @Engineer_Computer
🆑 @Engineer_Computer
hq-logic-fa-27.mp4
205.6 MB
جلسه بیست و هفتم - Random counter - State diagram for controller - Datapath componenets - Controller state diagram
🆑 @Engineer_Computer
🆑 @Engineer_Computer
hq-logic-fa-28.mp4
240.1 MB
جلسه بیست و هشتم- State machines - Present state - Next state - Hoffman model - Moone machine timing - Mealy machine timing - Sequence detected
🆑 @Engineer_Computer
🆑 @Engineer_Computer
hq-logic-fa-29.mp4
239.4 MB
جلسه بیست و نهم - RT level design flow - Datapath - Controller - Intra-RTL communication - Worst case analysis - Clock duration - First RT level design - Serial adder
🆑 @Engineer_Computer
🆑 @Engineer_Computer
hq-logic-fa-30.mp4
193.7 MB
جلسه سی ام - Multiplator datapath - Multiliplior controller - Start- ready handshaking - Controller state diagram - Datapath verilog description
🆑 @Engineer_Computer
🆑 @Engineer_Computer
hq-logic-fa-31.mp4
232.9 MB
جلسه سی و یکم - Multiplior controller - Verilog description of Multipier - e^x design - Problem description Datapath
🆑 @Engineer_Computer
🆑 @Engineer_Computer
hq-logic-fa-33.mp4
261 MB
جلسه سی و سوم - Inter-Rtl communications - Device to devide handshaking - CPU-Memory - Bus access - Bus arbitration - Signaling state diagrams
🆑 @Engineer_Computer
🆑 @Engineer_Computer
#اینفوگرافی :
مزایای استفاده از رمزهای عبور 6 کاراکتری نسبت به رمزهای 4 کاراکتری 🔑
_________________
📌 @Engineer_Computer
مزایای استفاده از رمزهای عبور 6 کاراکتری نسبت به رمزهای 4 کاراکتری 🔑
_________________
📌 @Engineer_Computer
آموزش #asp.net MVC
✅ مقدماتی تا پیشرفته
✅ 17فای تصویری + سورس
✅ فارسی
✅ پیشنیاز + توضیحات
@Engineer_Computer
✅ مقدماتی تا پیشرفته
✅ 17فای تصویری + سورس
✅ فارسی
✅ پیشنیاز + توضیحات
@Engineer_Computer
توضیحات.docx
25.7 KB
لطفا جهت مشاهده پیش نیاز های این دوره و توضیحات مربوطه این فایل رو مطالعه بفرمایید
@Engineer_Computer
@Engineer_Computer